写真

氏名
温 暁青 (オン ギョウセイ)
WEN Xiaoqing
所属専攻講座
大学院情報工学研究院
情報創成工学研究系
職名
教授
ホームページ
http://aries3a.cse.kyutech.ac.jp/~wen/
研究分野・キーワード
(日)LSI、テスト、テスト容易化設計、故障診断、高信頼性設計
(英)LSI, Testing, Design for Testability, Fault Diagnosis, High-Reliability Design
出身大学
  • 清華大学  未入力  計算機科学技術

    大学 、 1986年07月 、 卒業 、 中華人民共和国

出身大学院
  • 広島大学  工学研究科  情報工学

    修士課程 、 1990年03月 、 修了 、 日本国

  • 大阪大学  工学研究科  応用物理学

    博士課程 、 1993年03月 、 修了 、 日本国

取得学位
  • 博士(工学) (Doctor of Engineering) 、 応用物理学一般 (General applied physics) 、 大阪大学 (Osaka University) 、 課程 、 1993年03月

  • 修士 (Master) 、 計算機システム・ネットワーク (Computer system network) 、 広島大学 (Hiroshima University) 、 課程 、 1990年03月

  • 工学学士 (Bachelor of Engineering) 、 電子デバイス・電子機器 (Electronic device/electronic equipment) 、 清華大学 (Tsinghua University) 、 課程 、 1986年07月

学内職務経歴
  • 九州工業大学 大学院情報工学府 、 情報工学府情報創成工学専攻長 、 2017年04月 ~ 2018年03月

    ,

  • 九州工業大学 大学院情報工学研究院 、 情報工学研究院情報創成工学研究系長 、 2017年04月 ~ 2018年03月

    ,

  • 九州工業大学 ディペンダブル集積システム研究センター 、 センター長 、 2013年04月 ~ 2017年03月

    Research Center for Dependable Integrated Systems, Kyushu Institute of Technology, Director, 2013.04 - 2017.03

  • 九州工業大学 大学院情報工学府 情報創成工学専攻 、 専攻長 、 2012年04月 ~ 2013年03月

    Graduate School of Computer Science and Systems Engineering, Kyushu Institute of Technology, Department of Creative Informatics, Department Chair, 2012.04 - 2013.03

  • 九州工業大学 大学院情報工学研究院 情報創成工学研究系 、 教授 、 2008年04月 ~ 継続中

    Department of Creative Informatics, Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology, Professor, 2008.04 -

全件表示 >>
学外略歴
  • SynTest Technologies社 、 最高技術責任者(CTO) 、 1998年01月 ~ 2003年12月

    SynTest Techniologies, Inc. , Chief Technoilogy Officer (CTO) , 1998.01 - 2003.12

  • ウィスコンシン大学マジソン校電気計算機工学科 、 客員研究員 、 1995年10月 ~ 1996年03月

    Department of Eletrical and Computer Engineering University of Wisconsin - Madison , Visiting Researcher , 1995.10 - 1996.03

  • 秋田大学鉱山学部(現工学資源学部)情報工学科 、 講師 、 1993年09月 ~ 1997年12月

    Department of Information Engineering Akita University , Lecturer , 1993.09 - 1997.12

  • アイシー測器株式会社 、 技術者 、 1993年04月 ~ 1993年08月

所属学会・委員会
  • Institute of Electrical and Electronics Engineers (IEEE) 、 1989年01月 ~ 継続中 、 アメリカ合衆国

    Institute of Electrical and Electronics Engineers (IEEE) , 1989.01 - , UNITED STATES

  • Technical Activity Committee on Power-Aware Testing, TTTC, IEEE Computer Society 、 2011年01月 ~ 継続中 、 アメリカ合衆国

    Technical Activity Committee on Power-Aware Testing, TTTC, IEEE Computer Society , 2011.01 - , UNITED STATES

  • Asian Subcommittee, IEEE International Test Conference 、 2007年01月 ~ 継続中 、 アメリカ合衆国

    Asian Subcommittee, IEEE International Test Conference , 2007.01 - , UNITED STATES

  • 電子情報通信学会 、 2005年01月 ~ 継続中 、 日本国

    Institute of Electronic, Information and Communication Engineers (IEICE) , 2005.01 - , JAPAN

  • 情報処理学会 、 2010年02月 ~ 継続中 、 日本国

    Information Processing Society of Japan (IPSJ) , 2010.02 - , JAPAN

全件表示 >>
専門分野(科研費分類)
  • 半導体集積回路のテストとテスト容易化設計 (Computer system network)

専門分野(ReaD分類)
  • 計算機科学

  • 電子回路

  • ディジタル計算機ハードウエア

研究経歴
  • VLSI回路の低消費電力テスト方式 、 2004年01月 ~ 継続中

    未設定 、 その他 、 その他 、 未設定 、 (選択しない)

論文(2006.4~)
  • 英語 、 GPU-accelerated simulation of small delay faults 、 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 、 36巻 5号 (頁 829 ~ 841) 、 2017年05月 、 E. Schneider, M. Kochte, S. Holst, X. Wen, H. Wunderlich

    DOI:10.1109/TCAD.2016.2598560、 学術雑誌 、 共著

  • 英語 、 On Optimal Power-Aware Path Sensitization 、 Workshop of Test and Reliability for Circuits and Systems 、 2017年03月 、 M. Sauer, J. Jiang, S. Reimer, K. Miyase, X. Wen, B. Becker, I. Polian

    国際会議proceedings 、 共著

  • 英語 、 A Flexible Power Control Method for Right Power Testing of Scan-Based Logic BIST 、 IEEE Asian Test Symposium (頁 203 ~ 208) 、 2016年12月 、 T. Kato, S. Wang, Y. Sato, S. Kajihara, X. Wen

    DOI:10.1109/ATS.2016.59、 国際会議proceedings 、 共著

  • 英語 、 Timing-Accurate Estimation of IR-Drop Impact on Logic- and Clock-Paths during At-Speed Scan Test 、 IEEE Asian Test Symposium (頁 19 ~ 24) 、 2016年12月 、 S. Holst, E. Schneider, X. Wen, S. Kajihara, Y. Yamato, H. Wunderlich, M. Kochte

    DOI:10.1109/ATS.2016.49、 国際会議proceedings 、 共著

  • 英語 、 On Optimal Power-Aware Path Sensitization 、 IEEE Asian Test Symposium (頁 179 ~ 184) 、 2016年12月 、 M. Sauer, J. Jiang, S. Reimer, K. Miyase, X. Wen, B. Becker, I. Polian

    DOI:10.1109/ATS.2016.63、 国際会議proceedings 、 共著

全件表示 >>
著書
  • 日本語 、 Power-Aware testing and test strategies for low power devices 、 Power-Aware Testing and Test Strategies for Low Power Devices 、 2010年12月 、 Girard P., Nicolici N., Wen X.

    単行本(学術書) 、 単著

  • 英語 、 Power-Aware Testing and Test Strategies for Low Power Devices 、 Springer 、 2009年11月 、 P.Girard,N.Nicolici,X. Wen

    Power-Aware Testing and Test Strategies for Low Power Devices , Springer , 2009.11 , P.Girard,N.Nicolici,X. Wen

    単行本(学術書) 、 共編著

  • 英語 、 Chapter 3: "Low-Power Test Generation" in Power-Aware Testing and Test Strategies for Low Power Devices 、 Springer 、 2009年11月 、 X. Wen,S. Wang

    Chapter 3: "Low-Power Test Generation" in Power-Aware Testing and Test Strategies for Low Power Devices , Springer , 2009.11 , X. Wen,S. Wang

    単行本(学術書) 、 共著

  • 英語 、 Chapter 7: "Test Synthesis" in Electronic Design Automation: Synthesis, Verification, and Test 、 Morgan Kaufmann Publishers 、 2009年03月 、 L.-T. Wang,X. Wen,S. Wu

    Chapter 7: "Test Synthesis" in Electronic Design Automation: Synthesis, Verification, and Test , Morgan Kaufmann Publishers , 2009.03 , L.-T. Wang,X. Wen,S. Wu

    単行本(学術書) 、 共著

  • 英語 、 Chapter 7: "Low-Power Testing" in Advanced SOC Test Architectures Towards Nanometer Designs 、 Morgan Kaufmann Publishers 、 2007年12月 、 P. Girard,X. Wen,N. A. Touba

    Chapter 7: "Low-Power Testing" in Advanced SOC Test Architectures Towards Nanometer Designs , Morgan Kaufmann Publishers , 2007.12 , P. Girard,X. Wen,N. A. Touba

    単行本(学術書) 、 共著

全件表示 >>
総説・解説記事
  • 日本語 、 低消費電力LSIのための低消費電力テスト技術 、 電子情報通信学会 情報・システムソサイエティ 、 情報・システムソサイエティ誌 、 16巻 2号 (頁 10 ~ 11) 、 2011年08月 、 温暁青

    学会誌 、 単著

  • 日本語 、 LSI回路の低キャプチャ電力テスト生成技術 、 電子情報通信学会 情報・システムソサイエティ 、 情報・システムソサイエティ誌 、 14巻 2号 (頁 16) 、 2009年08月 、 温暁青

    学会誌 、 単著

  • 日本語 、 ロジックBIST技術の現状と課題 、 未設定 、 日本信頼性学会誌 、 26巻 4号 (頁 252 ~ 262) 、 2004年06月 、 温暁青,梶原誠司

    学会誌 、 共著

学術関係受賞
  • IEEEフェロー (IEEE Fellow) 、 2012年01月01日 、 アメリカ合衆国 、 国内外の国際的学術賞 、 IEEE 、 Xiaoqing Wen

  • 平成20年度電子情報通信学会情報・システムソサイエティ論文賞 、 2009年11月26日 、 日本国 、 学会誌・学術雑誌による顕彰 、 電子情報通信学会情報・システムソサイエティ 、 X. Wen,Y. Yamashita,S. Kajihara,L.-T. Wang,K. K. Saluja,K. Kinoshita,K. Miyase,T. Suzuki (X. Wen,Y. Yamashita,S. Kajihara,L.-T. Wang,K. K. Saluja,K. Kinoshita,K. Miyase,T. Suzuki)

  • Best Paper Award (Best Paper Award) 、 2007年10月12日 、 その他 、 国際学会・会議・シンポジウム等の賞 、 Seventh IEEE Workshop on RTL and High Level Testing 、 温暁青

  • 情報処理学会東北支部奨励賞受賞 、 1993年05月11日 、 日本国 、 国内学会・会議・シンポジウム等の賞 、 情報処理学会東北支部 、 温暁青

研究発表(2006.4~)
  • 第66回 FTC 研究会 、 その他の会議 (査読無し) 、 2012年01月 、 日本 、 New Test Partition Approach for Rotating Test with Lower Rate 、 口頭(一般)

  • 第66回 FTC 研究会 、 その他の会議 (査読無し) 、 2012年01月 、 日本 、 実速度スキャンテストにおける高品質なキャプチャ安全性保障型テスト生成について 、 口頭(一般)

  • 電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング 、 その他の会議 (査読無し) 、 2011年06月 、 日本 、 テストベクトル変換手法を用いた低消費電力LOS実速度テスト 、 口頭(一般)

  • 電子情報通信学会技術研究報告 、 その他の会議 (査読無し) 、 2011年02月 、 日本 、 実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定 、 口頭(一般)

  • 電子情報通信学会技術研究報告 、 その他の会議 (査読無し) 、 2010年11月 、 日本 、 知識ベースシステムに基づいたLSIテスト不良原因解析について 、 口頭(一般)

全件表示 >>
その他研究活動
  • チュートリアル @ ITC 2012 (Anaheim, USA) 、2012年11月

    その他

  • チュートリアル @ ATS 2012 (Taichung, Taiwan) 、2012年11月

    Power-Aware Testing and Test Strategies for Low Power Devices , 2012.11

    その他

  • チュートリアル @ ISQED 2012 (Santa Clara, USA) 、2012年03月

    その他

  • チュートリアル @ ITC 2011 (Anaheim, USA) 、2011年09月

    その他

  • チュートリアル @ DATE 2011 (Grenoble, France) 、2011年03月

    その他

全件表示 >>
共同研究希望テーマ
  • 次世代VLSIのテスト容易化設計 、 大学等の研究機関との共同研究を希望する 、 共同研究

  • 次世代VLSIのテスト技術 、 大学等の研究機関との共同研究を希望する 、 共同研究

  • 次世代VLSIの低消費電力テスト技術 、 大学等の研究機関との共同研究を希望する 、 共同研究

講演
  • 特別講演会,

    招待講演 、 Low-Power Test to Power-Safe Test 、 Durham, USA 、 2014年10月

  • 特別講演会,

    招待講演 、 From Low-Power Test to Power-Safe Test 、 Beijing, China 、 2014年10月

  • 特別講演会,

    招待講演 、 From Low-Power Test to Power-Safe Test 、 Hefei, China 、 2014年09月

  • 特別講演会,

    招待講演 、 Power-Aware Testing: The Next Stage 、 Stuttgart, Germany 、 2014年05月

  • The 13th International Workshop on Microelectronics Assembling and Packaging,

    招待講演 、 Low-Power LSI Testing 、 Fukuoka, Japan 、 2013年11月

全件表示 >>
担当授業科目
  • 2016年度 、 高信頼性設計論 、 2016年10月 ~ 2017年03月 、 専任

  • 2016年度 、 計算機アーキテクチャE 、 2016年10月 ~ 2017年03月 、 専任

  • 2016年度 、 デジタルシステム設計 、 2016年04月 ~ 2016年09月 、 専任

  • 2016年度 、 離散数学 、 2016年04月 ~ 2016年09月 、 専任

  • 2015年度 、 高信頼性設計論 、 2015年10月 ~ 2016年03月 、 専任

全件表示 >>
学外の社会活動(高大・地域連携等)
  • 半導体テスト技術ロードマップ説明会 、 2012年06月

  • 半導体製造・技術・工程管理改善講座 、 2010年06月

  • 半導体製造・技術・工程管理改善講座 、 2009年05月

  • 「半導体テスト技術者育成」ベーシック講座 、 2008年11月

  • 「半導体テスト技術者育成」ベーシック講座 、 2008年07月

全件表示 >>
科研費(文科省・学振)獲得実績
  • 基盤研究(B) 、 2017年04月 ~ 2021年03月 、 高品質な低電力LSI創出に貢献するシフト電力安全型スキャンテスト方式に関する研究

    研究課題番号:17H01716
    高度情報化社会と次世代産業に欠かせない携帯機器、IoT/AI 機器、ウェアラブル医療機器等にとって、その心臓部にあたる LSI の低電力化が肝心である。しかし、低電力設計で LSI の機能電力を抑えることはできても、製造欠陥の有無を調べる LSI テストの電力は 高騰し、回路破壊や誤テストを引き起こすことが多く、高品質な低電力 LSI の創出を妨げる最も深刻な問題になってきている。本研究では、ホットスポット(回路破壊の要因)とシフトエラー(誤テストの要因)を同時に抑えるというシフト電力安全型スキャンテスト技術(SPS-Scan: Shift-Power-Safe Scan)を世界に先駆けて確立する。代表研究者らがすでに開発したキャプチャ電力安全型スキャンテスト技術と統合すると、キャプチャ電力とシフト電力の安全性を共に確保できる世界初の電力安全型 LSI スキャンテスト技術体系が完成され、高い学術性と産業的価値が期待できる。

  • 挑戦的萌芽研究 、 2015年04月 ~ 2018年03月 、 次世代低電力LSI創出のための誤テスト回避型高品質テスト方式に関する研究

    研究課題番号:15K12003
    スマホ、ウェアラブルデバイス、環境モニタリングセンサー、人工衛星搭載回路などの電池駆動電子機器にとって、低電力LSI は必要不可欠である。しかし、低電力LSI は高度化すればするほど、低く抑えら
    れる機能動作時の消費電力に対して、テスト時の消費電力が数十倍にもなるため、正常 LSI でもテスト時には誤動作しテスト結果が誤ってしまうという誤テスト問題 が深刻化してきている。本研究では、誤テストの根本原因として、(1) スキャンチェーンにおける隣接するフリップフロップペアのクロックパス近傍の信号遷移量の不均衡さ、及び、(2) 長い活性化機能パス近傍の信号遷移量の多さに着目し、今まで利用されていなかったレイアウト設計における配置配線を工夫することによって、誤テストを確実に回避するというレイアウトレベル誤テスト回避技術(L-FTA: Layout-Level False Test Avoidance)を世界に先駆けて確立する。この斬新な発想に基づく高品質LSI テスト技術によって、次世代低電力 LSI の創出に貢献する。

  • 基盤研究(B) 、 2013年04月 ~ 2017年03月 、 体内埋込み型医療機器向けLSI回路のための極低電力自己テスト方式に関する研究

    研究課題番号:25280016
    高齢化社会の到来と高度医療の普及につれ、心臓ペースメーカーなどのような体内埋込み型医療機器への需要が益々高まってきている。このような機器は体内で長期に使われるため、その頭脳にあたるLSI 回路の劣化による故障の有無を定期的に検査する自己テストが必要不可欠となる。しかし、一般 LSI用の自己テスト方式では高いテスト電力を伴うため、電池駆動の体内埋込み型医療機器の使用寿命を大幅に減らし、使用者に取り換えのための再手術を強いてしまう。このため、体内埋込み型医療機器の高信頼化・長寿命化に貢献する斬新な低電力自己テスト技術の開発が強く求められている。本研究では、テスト電力消費の原因となる入力遷移の内故障検出に寄与しないものを選択的に抑えるという、選択的入力遷移マスク型自己テスト技術(SITM-BIST: Selective-Input-Transition-Masking Built-In Self-Test)を世界に先駆けて確立し、体内埋込み型医療機器用 LSI 回路に適した極低電力自己テストを実現する。本研究は新しい学術領域の開拓のみならず、日本半導体産業の新しい成長分野の創出にも貢献する。

  • 挑戦的萌芽研究 、 2012年04月 ~ 2015年03月 、 高品質・低コストLSIの創出に貢献する論理スイッチング均衡型テストに関する研究

    課題番号:24650022
    LSI の大規模化・低電圧化・高速化に伴い、従来技術では対処できないテスト品質低下 (テスト不足・過度テスト)が深刻化し、高品質・低コストLSIの創出を妨げる大きな問題となっている。本研究では、テストクロックパス周辺の論理スイッチング量の大幅なばらつきに起因する過度なクロックスキューによって内部クロック周期が大きく変動してしまうことがテスト品質低下の一因であるとする内部テストクロック周期変動原因説を世界に先駆けて提起する。本研究の目的は、(1) クロックパス周辺の論理スイッチング量のばらつきと内部クロック周期変動との関係の実証解析、(2) テスト入力に対するクロックスキュー定量化手法の提案、及び、(3) クロックスキュー削減のためのテスト生成技術とテスト設計技術の確立である。これによって、論理スイッチング均衡型テストという斬新な高品質LSIテスト技術体系の構築にチャレンジする。

  • 基盤研究(B) 、 2010年04月 ~ 2013年03月 、 次世代低消費電力LSI回路のための電力調整型テスト方式に関する研究

    LSI回路のテストにおいて、活性化パスの遅延超過に起因する歩留まり低下、及び、活性化パスの遅延不足に起因する微小遅延欠陥検出不能による品質低下は深刻化してきている。本研究では、パス遅延が近傍電力に大きく影響されることに着目し、活性化パス近傍の局所電力を必要に応じて増減させることによって、各活性化パスにおける遅延超過や遅延不足を同時に解決するという、電力調整型テスト方式(PAT: Power Adjustment Testing)を世界に先駆けて確立する。この高度で独創的な研究は、LSIテストの新しい学術領域を開拓すると共に、半導体産業の生命線である歩留まりと品質の向上に貢献する。

2017/07/28 更新