写真

氏名
中村 和之 (ナカムラ カズユキ)
NAKAMURA Kazuyuki
所属専攻講座
マイクロ化総合技術センター
職名
教授
研究室住所
(日)福岡県飯塚市川津680-4
(英)680-4 Kawazu Iizuka,Fukuoka,820-8502 Japan
ホームページ
http://www.design.cms.kyutech.ac.jp/~nakamura/
研究分野・キーワード
(日)デジタル回路、アナログ回路、アナログ/デジタル混載回路、ロジックLSI、メモリLSI、通信用LSI、高速インターフェース、 LSI設計CAD、シグナル・インテグリティ
(英)Digital Circuits, Analog Circuits, A/Dmix Circuits, Logic LSI, Memory LSI, High-speed Interface, VLSI, EDA
出身大学
  • 九州大学  工学部  電気工学科

    大学 、 1986年03月 、 卒業 、 日本国

出身大学院
  • 九州大学  工学研究科  電気工学専攻

    修士課程 、 1988年03月 、 修了 、 日本国

取得学位
  • 博士(工学) (Doctor of Engineering) 、 電子デバイス・電子機器 (Electronic device/electronic equipment) 、 九州大学 (Kyushu University) 、 論文 、 1998年02月

学内職務経歴
  • 九州工業大学 マイクロ化総合技術センター 、 教授 、 2006年07月 ~ 継続中

    Center for Microelectronic Systems, Kyushu Institute of Technology, Professor, 2006.07 -

  • 九州工業大学 マイクロ化総合技術センター 、 副センター長 、 2014年04月 ~ 継続中

    Center for Microelectronic Systems, Kyushu Institute of Technology, Vice Director, 2014.04 -

  • 九州工業大学 大学院情報工学府 情報創成工学専攻 、 教授 、 2008年04月 ~ 継続中

    Department of Creative Informatics, Graduate School of Computer Science and Systems Engineering, Kyushu Institute of Technology, Professor, 2008.04 -

  • 九州工業大学 ディペンダブル集積システム研究センター 、 教授 、 2013年04月 ~ 継続中

    Research Center for Dependable Integrated Systems, Kyushu Institute of Technology, Professor, 2013.04 -

  • 九州工業大学 マイクロ化総合技術センター 、 助教授 、 2001年08月 ~ 2006年07月

    Center for Microelectronic Systems, Kyushu Institute of Technology, Associate Professor, 2001.08 - 2006.07

学外略歴
  • 日本電気(株)シリコンシステム研究所 、 研究員 、 1995年04月 ~ 2001年07月

  • 米国スタンフォード大学 コンピュータシステム研究所 、 客員研究員 、 1994年04月 ~ 1995年03月

  • 日本電気(株)マイクロエレクトロニクス研究所 、 研究員 、 1988年04月 ~ 1994年03月

所属学会・委員会
  • 米国電気電子学会(IEEE) 、 2002年04月 ~ 継続中 、 アメリカ合衆国

    The Institute of Electrical and Electronics Engineers, Inc. , 2002.04 - , UNITED STATES

  • 電子情報通信学会 、 2001年04月 ~ 継続中 、 日本国

    The institue of electronics, information and communication engineers (IEICE) , 2001.04 - , JAPAN

  • 福岡県システムLSI設計開発拠点推進会議 、 2001年04月 ~ 継続中 、 日本国

専門分野(科研費分類)
  • 電子デバイス・電子機器 (Electronic device/electronic equipment)

研究経歴
  • VLSI回路の高性能化(高速・低電力)に関する研究、VLSI回路の設計法に関する研究 、 2001年08月 ~ 継続中

    未設定 、 その他 、 その他 、 未設定 、 (選択しない)

論文(2006.4~)
  • 英語 、 A Vth-Shiftable SRAM Cell TEGs for Direct Measurement for the immunity of the Threshold Voltage Variability 、 IEEE International Conference on Microelectronic Test Structures (ICMTS) 2017 (頁 59 ~ 61) 、 2017年03月 、 S. Yamaguchi, H. Imi, S. Tokumaru, T Kondo, H. Yamamoto, K. Nakamura

    国際会議proceedings 、 共著

  • 英語 、 A Vth-Shiftable SRAM Cell TEGs for Direct Measurement for the immunity of the Threshold Voltage Variability 、 IEEE/ACM Workshop on Variability Modeling and Characterization 、 2016年09月 、 S. Yamaguchi, H. Imi, S. Tokumaru, K. Nakamura

    国際会議proceedings 、 共著

  • 英語 、 Self-stabilization techniques for intermediate power level in stacked-Vdd integrated circuits using DC-balanced coding methods 、 Japanese Journal of Applied Physics 、 55巻 4S号 (頁 04EF06-1 ~ 04EF06-7) 、 2016年04月 、 Yusuke Kohara, Naoya Kubo, Tomofumi Nishiyama, Taiki Koizuka, Mohammad Alimudin, Amirul Rahmat, Hitoshi Okamura, Tomoyuki Yamanokuchi, Kazuyuki Nakamura

    DOI:10.7567/JJAP.55.04EF06、 学術雑誌 、 共著

  • 英語 、 A DC-balanced Bus-invert Coding for Stabilizing the Intermediate Power Level in Stacked-Vdd LSIs 、 International Conference on Solid State Devices and Materials(SSDM) 、 2015年09月 、 Y. Kohara, N. Kubo, M. Alimudin, A. Rahmat and K. Nakamura

    国際会議proceedings 、 共著

  • 英語 、 Ratioless full-complementary 12-transistor static random access memory for ultra low supply voltage operation 、 Japanese Journal of Applied Physics 、 54巻 4S号 (頁 04DD11-1 ~ 04DD11-6) 、 2015年04月 、 Takahiro Kondo, Hiromasa Yamamoto, Satoko Hoketsu, Hitoshi Imi, Hitoshi Okamura, Kazuyuki Nakamura

    DOI:10.7567/JJAP.54.04DD11、 学術雑誌 、 共著

全件表示 >>
著書
  • 日本語 、 はかる×わかる半導体 半導体テスト技術者検定3級問題集 、 日経BPコンサルティング 、 2014年12月 、 浅田邦博 監修

    単行本(学術書) 、 第1章 、 共著

  • 日本語 、 はかる×わかる半導体 入門編 、 日経BPコンサルティング 、 2013年05月 、 浅田邦博 監修

    単行本(学術書) 、 第1章 、 共著

学術関係受賞
  • LSIとシステムのワークショップ 2013 ICD優秀ポスター賞(学生部門) 、 2013年05月15日 、 日本国 、 国内学会・会議・シンポジウム等の賞 、 電子情報通信学会 集積回路研究会 、 山本裕允、齋藤貴彦、岡村均、中村和之

工業所有権
  • 特許 、 ELECTRONIC CIRCUIT DEVICE 、 HIROYUKI MORIMOTO, KAZUYUKI NAKAMURA

    出願番号( 08704100.0 、 2008年01月29日 ) 登録番号( EP 2128736 、 2016年07月13日 ) 、 HIROYUKI MORIMOTO, KAZUYUKI NAKAMURA 、 ドイツ連邦共和国 、

  • 特許 、 SRAMメモリセルの評価方法及びSRAMメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体 (METHOD FOR EVALUATING SRAM MEMORY CELL AND MEDIUM RECORDING EVALUATION PROGRAM OF SRAM MEMORY CELL COMPUTER READABLY) 、 KAZUYUKI NAKAMURA, HIROKI KOIKE

    出願番号( 08721724.6 、 2008年03月10日 ) 登録番号( 2136372B1 、 2014年12月03日 ) 、 KAZUYUKI NAKAMURA, HIROKI KOIKE 、 ドイツ連邦共和国 、

  • 特許 、 SRAMメモリセルの評価方法及びSRAMメモリセルの評価プログラムをコンピュータが読み取り可能に記録した記録媒体 (METHOD FOR EVALUATING SRAM MEMORY CELL AND MEDIUM RECORDING EVALUATION PROGRAM OF SRAM MEMORY CELL COMPUTER READABLY) 、 KAZUYUKI NAKAMURA, HIROKI KOIKE

    出願番号( 10-2009-7022739 、 2008年03月10日 ) 登録番号( 10-1452013 、 2014年10月10日 ) 、 KAZUYUKI NAKAMURA, HIROKI KOIKE 、 大韓民国 、

  • 特許 、 半導体記憶装置 、 中村 和之、齊藤 貴彦 (Kazuyuki Nakamura, Takahiko Saito)

    出願番号( 特願2011-035109 、 2011年02月02日 ) 公開番号( 特開2012-174306 、 2012年09月01日 ) 登録番号( 特許第5617679号 、 2014年09月26日 ) 、 国立大学法人九州工業大学 、 日本国 、

  • 特許 、 ELECTRONIC CIRCUIT DEVICE 、 HIROYUKI MORIMOTO, KAZUYUKI NAKAMURA

    出願番号( 10-2009-7015740 、 2008年01月29日 ) 登録番号( 10-1402419 、 2014年05月26日 ) 、 HIROYUKI MORIMOTO, KAZUYUKI NAKAMURA 、 大韓民国 、

全件表示 >>
研究発表(2006.4~)
  • LSIとシステムのワークショップ 2015 、 その他の会議 (査読無し) 、 2015年05月 、 北九州国際会議場 、 12トランジスタ完全相補型レシオレスSRAMの低電圧動作特性 、 ポスター(一般)

  • 2015 international Symposium on Dependable integrated Systems (2015 international Symposium on Dependable integrated Systems) 、 その他の会議 (査読無し) 、 2015年03月 、 Iizuka, Japan 、 An Optimal Design Method for CMOS Even-Stage Ring Oscillators Containing Latches (An Optimal Design Method for CMOS Even-Stage Ring Oscillators Containing Latches) 、 口頭(一般)

  • 2015 international Symposium on Dependable integrated Systems (2015 international Symposium on Dependable integrated Systems) 、 その他の会議 (査読無し) 、 2015年03月 、 Iizuka, Japan 、 A Ratio-less Full-complementary 12-transistor SRAM for Ultra-low Supply-voltage Operation (A Ratio-less Full-complementary 12-transistor SRAM for Ultra-low Supply-voltage Operation) 、 口頭(一般)

  • LSIとシステムのワークショップ 2014 、 その他の会議 (査読無し) 、 2014年05月 、 北九州国際会議場 、 コーディング法による電源スタック型回路の中間電位安定化に関する評価チップの開発と測定による性能実証 、 ポスター(一般)

  • LSIとシステムのワークショップ 2014 、 その他の会議 (査読無し) 、 2014年05月 、 北九州国際会議場 、 CMOS SRAMセルのしきい値電圧ばらつき耐性評価用TEGの設計及び評価 、 ポスター(一般)

全件表示 >>
ベンチャー企業設立
  • 株式会社NSCore 、 情報通信業 、 2005年03月

  • 株式会社ナノデザイン 、 情報通信業 、 2002年03月

共同研究希望テーマ
  • VLSIの効率的設計法に関する研究 、 産学連携、民間を含む他機関等との共同研究等を希望する 、 共同研究

講演
  • Taiwan Tech and Kyutech Workshop on Advanced VLSI Design Technologies,

    基調講演 、 Dependable Circuit Design Based on Inverters and SRAMs 、 National Taiwan University of Science and Technology 、 2015年03月

  • 電子情報通信学会 全国大会,

    招待講演 、 CMOS不揮発メモリとその設計法に関する研究開発及び事業化 、 北九州学術研究都市 、 2008年03月

  • 2002年回路とシステム(軽井沢)ワークショップ,

    招待講演 、 LSI間のTbps通信を目指すスーパーパラレルリンク技術の概要 、 軽井沢 、 2002年04月

  • 2001年システムLSIワークショップ(電子情報通信学会主催),

    招待講演 、 CMOS超高帯域LSI間通信回路技術 、 北九州国際会議場 、 2001年11月

担当授業科目
  • 2016年度 、 LSI設計 、 2016年10月 ~ 2017年03月 、 専任

  • 2016年度 、 システムLSI設計論 、 2016年04月 ~ 2016年09月 、 専任

  • 2015年度 、 情報創成特論 I 、 2015年10月 ~ 2016年03月 、 専任

  • 2015年度 、 LSI設計 、 2015年10月 ~ 2016年03月 、 専任

  • 2015年度 、 システムLSI設計論 、 2015年04月 ~ 2015年09月 、 専任

全件表示 >>
学内委員会等
  • マイクロ化総合技術センター 副センター長 、 2014年04月 ~ 継続中

  • ディペンダブル集積システム研究センター 、 2013年04月 ~ 継続中

学会・委員会等活動
  • 福岡県システムLSI設計開発拠点推進会議 、 福岡システムLSIカレッジ 副校長 、 2013年04月 ~ 継続中

  • 電子情報通信学会 、 集積回路研究会 12月研究会プログラム委員 、 2006年12月

  • 電子情報通信学会 、 集積回路研究会(ICD) システムLSIワークショップ実行委員 、 2006年11月 ~ 2008年03月

  • 九州半導体イノベーション協議会 、 理事 、 2006年04月 ~ 2008年03月

  • 電子情報通信学会 、 集積回路研究会 12月研究会プログラム委員 、 2005年12月

全件表示 >>
受託研究受入実績
  • AS242Z03484J素子ばらつきの影響を受けず超低電圧・超低消費電力動作が可能な完全デジタルSRAM回路の研究開発 、 2012年11月 ~ 2013年10月 、 一般受託研究

  • (テーマ21)ミクストシグナルLSI IPとその先端的設計技術の研究開発 、 2007年06月 ~ 2012年03月 、 一般受託研究

  • SoC用低電力・構成可変・不揮発メモリマクロ技術に関する研究 、 2002年09月 ~ 2007年03月 、 一般受託研究

科研費(文科省・学振)獲得実績
  • 基盤研究(C) 、 2015年10月 ~ 2018年03月 、 ビッグデータの高速検索処理を可能にする超低消費電力レシオレスCAMの研究

    研究課題番号:15K06021
    超低電圧下での動作を可能としたレシオレスSRAM技術を、高速パケット処理に広く利用されているCAM(Content Addressable Memory)回路へ適用する。さらに低電圧動作時の信頼性を高める技術を開発することで、素子ばらつきや経年劣化の影響を受けず、高速かつ超低消費電力な検索ハードウエアエンジンを実現する。

  • 基盤研究(C) 、 2012年04月 ~ 2015年03月 、 素子ばらつき・経年劣化に影響を受けず動作可能な完全デジタルSRAM回路の研究

    研究課題番号:24560408

  • 基盤研究(C) 、 2009年04月 ~ 2012年03月 、 素子ばらつき・経年劣化に耐性を持つアナログ回路動作マージン自動極大化設計法の研究

    研究課題番号:21560356

  • 基盤研究(C) 、 2007年04月 ~ 2009年03月 、 CMOS互換不揮発メモリによる製造後補正を前提とした新アナログ回路設計法の研究

    研究課題番号:19560347

  • 基盤研究(C) 、 2004年04月 ~ 2006年03月 、 システムインパッケージにおける超高バンド幅LSI間通信回路技術の研究

    研究課題番号:16560302

全件表示 >>

2017/05/29 更新